Commit d5dca1e0 authored by Greg Ungerer's avatar Greg Ungerer
Browse files

m68knommu: fix gpio warnings for ColdFire 527x targets 



Fix these compiler warnings:

arch/m68knommu/platform/527x/gpio.c:37:3: warning: initialisation makes pointer from integer without a cast
arch/m68knommu/platform/527x/gpio.c:38:3: warning: initialisation makes pointer from integer without a cast
arch/m68knommu/platform/527x/gpio.c:39:3: warning: initialisation makes pointer from integer without a cast
arch/m68knommu/platform/527x/gpio.c:53:3: warning: initialisation makes pointer from integer without a cast
arch/m68knommu/platform/527x/gpio.c:54:3: warning: initialisation makes pointer from integer without a cast
arch/m68knommu/platform/527x/gpio.c:55:3: warning: initialisation makes pointer from integer without a cast
...

Signed-off-by: default avatarGreg Ungerer <gerg@uclinux.org>
parent 4d1f692f

arch/m68knommu/platform/527x/gpio.c

+156 −156
Original line number Diff line number Diff line
@@ -34,9 +34,9 @@ static struct mcf_gpio_chip mcf_gpio_chips[] = { 
			.base			= 1,

			.ngpio			= 7,

		},

		.pddr				= MCFEPORT_EPDDR,

		.podr				= MCFEPORT_EPDR,

		.ppdr				= MCFEPORT_EPPDR,

		.pddr				= (void __iomem *) MCFEPORT_EPDDR,

		.podr				= (void __iomem *) MCFEPORT_EPDR,

		.ppdr				= (void __iomem *) MCFEPORT_EPPDR,

	},

	{

		.gpio_chip			= {
@@ -50,11 +50,11 @@ static struct mcf_gpio_chip mcf_gpio_chips[] = { 
			.base			= 13,

			.ngpio			= 3,

		},

		.pddr				= MCFGPIO_PDDR_ADDR,

		.podr				= MCFGPIO_PODR_ADDR,

		.ppdr				= MCFGPIO_PPDSDR_ADDR,

		.setr				= MCFGPIO_PPDSDR_ADDR,

		.clrr				= MCFGPIO_PCLRR_ADDR,

		.pddr				= (void __iomem *) MCFGPIO_PDDR_ADDR,

		.podr				= (void __iomem *) MCFGPIO_PODR_ADDR,

		.ppdr				= (void __iomem *) MCFGPIO_PPDSDR_ADDR,

		.setr				= (void __iomem *) MCFGPIO_PPDSDR_ADDR,

		.clrr				= (void __iomem *) MCFGPIO_PCLRR_ADDR,

	},

	{

		.gpio_chip			= {
@@ -68,11 +68,11 @@ static struct mcf_gpio_chip mcf_gpio_chips[] = { 
			.base			= 16,

			.ngpio			= 8,

		},

		.pddr				= MCFGPIO_PDDR_DATAH,

		.podr				= MCFGPIO_PODR_DATAH,

		.ppdr				= MCFGPIO_PPDSDR_DATAH,

		.setr				= MCFGPIO_PPDSDR_DATAH,

		.clrr				= MCFGPIO_PCLRR_DATAH,

		.pddr				= (void __iomem *) MCFGPIO_PDDR_DATAH,

		.podr				= (void __iomem *) MCFGPIO_PODR_DATAH,

		.ppdr				= (void __iomem *) MCFGPIO_PPDSDR_DATAH,

		.setr				= (void __iomem *) MCFGPIO_PPDSDR_DATAH,

		.clrr				= (void __iomem *) MCFGPIO_PCLRR_DATAH,

	},

	{

		.gpio_chip			= {
@@ -86,11 +86,11 @@ static struct mcf_gpio_chip mcf_gpio_chips[] = { 
			.base			= 24,

			.ngpio			= 8,

		},

		.pddr				= MCFGPIO_PDDR_DATAL,

		.podr				= MCFGPIO_PODR_DATAL,

		.ppdr				= MCFGPIO_PPDSDR_DATAL,

		.setr				= MCFGPIO_PPDSDR_DATAL,

		.clrr				= MCFGPIO_PCLRR_DATAL,

		.pddr				= (void __iomem *) MCFGPIO_PDDR_DATAL,

		.podr				= (void __iomem *) MCFGPIO_PODR_DATAL,

		.ppdr				= (void __iomem *) MCFGPIO_PPDSDR_DATAL,

		.setr				= (void __iomem *) MCFGPIO_PPDSDR_DATAL,

		.clrr				= (void __iomem *) MCFGPIO_PCLRR_DATAL,

	},

	{

		.gpio_chip			= {
@@ -104,11 +104,11 @@ static struct mcf_gpio_chip mcf_gpio_chips[] = { 
			.base			= 32,

			.ngpio			= 8,

		},

		.pddr				= MCFGPIO_PDDR_BUSCTL,

		.podr				= MCFGPIO_PODR_BUSCTL,

		.ppdr				= MCFGPIO_PPDSDR_BUSCTL,

		.setr				= MCFGPIO_PPDSDR_BUSCTL,

		.clrr				= MCFGPIO_PCLRR_BUSCTL,

		.pddr				= (void __iomem *) MCFGPIO_PDDR_BUSCTL,

		.podr				= (void __iomem *) MCFGPIO_PODR_BUSCTL,

		.ppdr				= (void __iomem *) MCFGPIO_PPDSDR_BUSCTL,

		.setr				= (void __iomem *) MCFGPIO_PPDSDR_BUSCTL,

		.clrr				= (void __iomem *) MCFGPIO_PCLRR_BUSCTL,

	},

	{

		.gpio_chip			= {
@@ -122,11 +122,11 @@ static struct mcf_gpio_chip mcf_gpio_chips[] = { 
			.base			= 40,

			.ngpio			= 4,

		},

		.pddr				= MCFGPIO_PDDR_BS,

		.podr				= MCFGPIO_PODR_BS,

		.ppdr				= MCFGPIO_PPDSDR_BS,

		.setr				= MCFGPIO_PPDSDR_BS,

		.clrr				= MCFGPIO_PCLRR_BS,

		.pddr				= (void __iomem *) MCFGPIO_PDDR_BS,

		.podr				= (void __iomem *) MCFGPIO_PODR_BS,

		.ppdr				= (void __iomem *) MCFGPIO_PPDSDR_BS,

		.setr				= (void __iomem *) MCFGPIO_PPDSDR_BS,

		.clrr				= (void __iomem *) MCFGPIO_PCLRR_BS,

	},

	{

		.gpio_chip			= {
@@ -140,11 +140,11 @@ static struct mcf_gpio_chip mcf_gpio_chips[] = { 
			.base			= 49,

			.ngpio			= 7,

		},

		.pddr				= MCFGPIO_PDDR_CS,

		.podr				= MCFGPIO_PODR_CS,

		.ppdr				= MCFGPIO_PPDSDR_CS,

		.setr				= MCFGPIO_PPDSDR_CS,

		.clrr				= MCFGPIO_PCLRR_CS,

		.pddr				= (void __iomem *) MCFGPIO_PDDR_CS,

		.podr				= (void __iomem *) MCFGPIO_PODR_CS,

		.ppdr				= (void __iomem *) MCFGPIO_PPDSDR_CS,

		.setr				= (void __iomem *) MCFGPIO_PPDSDR_CS,

		.clrr				= (void __iomem *) MCFGPIO_PCLRR_CS,

	},

	{

		.gpio_chip			= {
@@ -158,11 +158,11 @@ static struct mcf_gpio_chip mcf_gpio_chips[] = { 
			.base			= 56,

			.ngpio			= 6,

		},

		.pddr				= MCFGPIO_PDDR_SDRAM,

		.podr				= MCFGPIO_PODR_SDRAM,

		.ppdr				= MCFGPIO_PPDSDR_SDRAM,

		.setr				= MCFGPIO_PPDSDR_SDRAM,

		.clrr				= MCFGPIO_PCLRR_SDRAM,

		.pddr				= (void __iomem *) MCFGPIO_PDDR_SDRAM,

		.podr				= (void __iomem *) MCFGPIO_PODR_SDRAM,

		.ppdr				= (void __iomem *) MCFGPIO_PPDSDR_SDRAM,

		.setr				= (void __iomem *) MCFGPIO_PPDSDR_SDRAM,

		.clrr				= (void __iomem *) MCFGPIO_PCLRR_SDRAM,

	},

	{

		.gpio_chip			= {
@@ -176,11 +176,11 @@ static struct mcf_gpio_chip mcf_gpio_chips[] = { 
			.base			= 64,

			.ngpio			= 4,

		},

		.pddr				= MCFGPIO_PDDR_FECI2C,

		.podr				= MCFGPIO_PODR_FECI2C,

		.ppdr				= MCFGPIO_PPDSDR_FECI2C,

		.setr				= MCFGPIO_PPDSDR_FECI2C,

		.clrr				= MCFGPIO_PCLRR_FECI2C,

		.pddr				= (void __iomem *) MCFGPIO_PDDR_FECI2C,

		.podr				= (void __iomem *) MCFGPIO_PODR_FECI2C,

		.ppdr				= (void __iomem *) MCFGPIO_PPDSDR_FECI2C,

		.setr				= (void __iomem *) MCFGPIO_PPDSDR_FECI2C,

		.clrr				= (void __iomem *) MCFGPIO_PCLRR_FECI2C,

	},

	{

		.gpio_chip			= {
@@ -194,11 +194,11 @@ static struct mcf_gpio_chip mcf_gpio_chips[] = { 
			.base			= 72,

			.ngpio			= 2,

		},

		.pddr				= MCFGPIO_PDDR_UARTH,

		.podr				= MCFGPIO_PODR_UARTH,

		.ppdr				= MCFGPIO_PPDSDR_UARTH,

		.setr				= MCFGPIO_PPDSDR_UARTH,

		.clrr				= MCFGPIO_PCLRR_UARTH,

		.pddr				= (void __iomem *) MCFGPIO_PDDR_UARTH,

		.podr				= (void __iomem *) MCFGPIO_PODR_UARTH,

		.ppdr				= (void __iomem *) MCFGPIO_PPDSDR_UARTH,

		.setr				= (void __iomem *) MCFGPIO_PPDSDR_UARTH,

		.clrr				= (void __iomem *) MCFGPIO_PCLRR_UARTH,

	},

	{

		.gpio_chip			= {
@@ -212,11 +212,11 @@ static struct mcf_gpio_chip mcf_gpio_chips[] = { 
			.base			= 80,

			.ngpio			= 8,

		},

		.pddr				= MCFGPIO_PDDR_UARTL,

		.podr				= MCFGPIO_PODR_UARTL,

		.ppdr				= MCFGPIO_PPDSDR_UARTL,

		.setr				= MCFGPIO_PPDSDR_UARTL,

		.clrr				= MCFGPIO_PCLRR_UARTL,

		.pddr				= (void __iomem *) MCFGPIO_PDDR_UARTL,

		.podr				= (void __iomem *) MCFGPIO_PODR_UARTL,

		.ppdr				= (void __iomem *) MCFGPIO_PPDSDR_UARTL,

		.setr				= (void __iomem *) MCFGPIO_PPDSDR_UARTL,

		.clrr				= (void __iomem *) MCFGPIO_PCLRR_UARTL,

	},

	{

		.gpio_chip			= {
@@ -230,11 +230,11 @@ static struct mcf_gpio_chip mcf_gpio_chips[] = { 
			.base			= 88,

			.ngpio			= 5,

		},

		.pddr				= MCFGPIO_PDDR_QSPI,

		.podr				= MCFGPIO_PODR_QSPI,

		.ppdr				= MCFGPIO_PPDSDR_QSPI,

		.setr				= MCFGPIO_PPDSDR_QSPI,

		.clrr				= MCFGPIO_PCLRR_QSPI,

		.pddr				= (void __iomem *) MCFGPIO_PDDR_QSPI,

		.podr				= (void __iomem *) MCFGPIO_PODR_QSPI,

		.ppdr				= (void __iomem *) MCFGPIO_PPDSDR_QSPI,

		.setr				= (void __iomem *) MCFGPIO_PPDSDR_QSPI,

		.clrr				= (void __iomem *) MCFGPIO_PCLRR_QSPI,

	},

	{

		.gpio_chip			= {
@@ -248,11 +248,11 @@ static struct mcf_gpio_chip mcf_gpio_chips[] = { 
			.base			= 96,

			.ngpio			= 8,

		},

		.pddr				= MCFGPIO_PDDR_TIMER,

		.podr				= MCFGPIO_PODR_TIMER,

		.ppdr				= MCFGPIO_PPDSDR_TIMER,

		.setr				= MCFGPIO_PPDSDR_TIMER,

		.clrr				= MCFGPIO_PCLRR_TIMER,

		.pddr				= (void __iomem *) MCFGPIO_PDDR_TIMER,

		.podr				= (void __iomem *) MCFGPIO_PODR_TIMER,

		.ppdr				= (void __iomem *) MCFGPIO_PPDSDR_TIMER,

		.setr				= (void __iomem *) MCFGPIO_PPDSDR_TIMER,

		.clrr				= (void __iomem *) MCFGPIO_PCLRR_TIMER,

	},

#elif defined(CONFIG_M5275)

	{
@@ -267,9 +267,9 @@ static struct mcf_gpio_chip mcf_gpio_chips[] = { 
			.base			= 1,

			.ngpio			= 7,

		},

		.pddr				= MCFEPORT_EPDDR,

		.podr				= MCFEPORT_EPDR,

		.ppdr				= MCFEPORT_EPPDR,

		.pddr				= (void __iomem *) MCFEPORT_EPDDR,

		.podr				= (void __iomem *) MCFEPORT_EPDR,

		.ppdr				= (void __iomem *) MCFEPORT_EPPDR,

	},

	{

		.gpio_chip			= {
@@ -283,11 +283,11 @@ static struct mcf_gpio_chip mcf_gpio_chips[] = { 
			.base			= 8,

			.ngpio			= 8,

		},

		.pddr				= MCFGPIO_PDDR_BUSCTL,

		.podr				= MCFGPIO_PODR_BUSCTL,

		.ppdr				= MCFGPIO_PPDSDR_BUSCTL,

		.setr				= MCFGPIO_PPDSDR_BUSCTL,

		.clrr				= MCFGPIO_PCLRR_BUSCTL,

		.pddr				= (void __iomem *) MCFGPIO_PDDR_BUSCTL,

		.podr				= (void __iomem *) MCFGPIO_PODR_BUSCTL,

		.ppdr				= (void __iomem *) MCFGPIO_PPDSDR_BUSCTL,

		.setr				= (void __iomem *) MCFGPIO_PPDSDR_BUSCTL,

		.clrr				= (void __iomem *) MCFGPIO_PCLRR_BUSCTL,

	},

	{

		.gpio_chip			= {
@@ -301,11 +301,11 @@ static struct mcf_gpio_chip mcf_gpio_chips[] = { 
			.base			= 21,

			.ngpio			= 3,

		},

		.pddr				= MCFGPIO_PDDR_ADDR,

		.podr				= MCFGPIO_PODR_ADDR,

		.ppdr				= MCFGPIO_PPDSDR_ADDR,

		.setr				= MCFGPIO_PPDSDR_ADDR,

		.clrr				= MCFGPIO_PCLRR_ADDR,

		.pddr				= (void __iomem *) MCFGPIO_PDDR_ADDR,

		.podr				= (void __iomem *) MCFGPIO_PODR_ADDR,

		.ppdr				= (void __iomem *) MCFGPIO_PPDSDR_ADDR,

		.setr				= (void __iomem *) MCFGPIO_PPDSDR_ADDR,

		.clrr				= (void __iomem *) MCFGPIO_PCLRR_ADDR,

	},

	{

		.gpio_chip			= {
@@ -319,11 +319,11 @@ static struct mcf_gpio_chip mcf_gpio_chips[] = { 
			.base			= 25,

			.ngpio			= 7,

		},

		.pddr				= MCFGPIO_PDDR_CS,

		.podr				= MCFGPIO_PODR_CS,

		.ppdr				= MCFGPIO_PPDSDR_CS,

		.setr				= MCFGPIO_PPDSDR_CS,

		.clrr				= MCFGPIO_PCLRR_CS,

		.pddr				= (void __iomem *) MCFGPIO_PDDR_CS,

		.podr				= (void __iomem *) MCFGPIO_PODR_CS,

		.ppdr				= (void __iomem *) MCFGPIO_PPDSDR_CS,

		.setr				= (void __iomem *) MCFGPIO_PPDSDR_CS,

		.clrr				= (void __iomem *) MCFGPIO_PCLRR_CS,

	},

	{

		.gpio_chip			= {
@@ -337,11 +337,11 @@ static struct mcf_gpio_chip mcf_gpio_chips[] = { 
			.base			= 32,

			.ngpio			= 8,

		},

		.pddr				= MCFGPIO_PDDR_FEC0H,

		.podr				= MCFGPIO_PODR_FEC0H,

		.ppdr				= MCFGPIO_PPDSDR_FEC0H,

		.setr				= MCFGPIO_PPDSDR_FEC0H,

		.clrr				= MCFGPIO_PCLRR_FEC0H,

		.pddr				= (void __iomem *) MCFGPIO_PDDR_FEC0H,

		.podr				= (void __iomem *) MCFGPIO_PODR_FEC0H,

		.ppdr				= (void __iomem *) MCFGPIO_PPDSDR_FEC0H,

		.setr				= (void __iomem *) MCFGPIO_PPDSDR_FEC0H,

		.clrr				= (void __iomem *) MCFGPIO_PCLRR_FEC0H,

	},

	{

		.gpio_chip			= {
@@ -355,11 +355,11 @@ static struct mcf_gpio_chip mcf_gpio_chips[] = { 
			.base			= 40,

			.ngpio			= 8,

		},

		.pddr				= MCFGPIO_PDDR_FEC0L,

		.podr				= MCFGPIO_PODR_FEC0L,

		.ppdr				= MCFGPIO_PPDSDR_FEC0L,

		.setr				= MCFGPIO_PPDSDR_FEC0L,

		.clrr				= MCFGPIO_PCLRR_FEC0L,

		.pddr				= (void __iomem *) MCFGPIO_PDDR_FEC0L,

		.podr				= (void __iomem *) MCFGPIO_PODR_FEC0L,

		.ppdr				= (void __iomem *) MCFGPIO_PPDSDR_FEC0L,

		.setr				= (void __iomem *) MCFGPIO_PPDSDR_FEC0L,

		.clrr				= (void __iomem *) MCFGPIO_PCLRR_FEC0L,

	},

	{

		.gpio_chip			= {
@@ -373,11 +373,11 @@ static struct mcf_gpio_chip mcf_gpio_chips[] = { 
			.base			= 48,

			.ngpio			= 6,

		},

		.pddr				= MCFGPIO_PDDR_FECI2C,

		.podr				= MCFGPIO_PODR_FECI2C,

		.ppdr				= MCFGPIO_PPDSDR_FECI2C,

		.setr				= MCFGPIO_PPDSDR_FECI2C,

		.clrr				= MCFGPIO_PCLRR_FECI2C,

		.pddr				= (void __iomem *) MCFGPIO_PDDR_FECI2C,

		.podr				= (void __iomem *) MCFGPIO_PODR_FECI2C,

		.ppdr				= (void __iomem *) MCFGPIO_PPDSDR_FECI2C,

		.setr				= (void __iomem *) MCFGPIO_PPDSDR_FECI2C,

		.clrr				= (void __iomem *) MCFGPIO_PCLRR_FECI2C,

	},

	{

		.gpio_chip			= {
@@ -391,11 +391,11 @@ static struct mcf_gpio_chip mcf_gpio_chips[] = { 
			.base			= 56,

			.ngpio			= 7,

		},

		.pddr				= MCFGPIO_PDDR_QSPI,

		.podr				= MCFGPIO_PODR_QSPI,

		.ppdr				= MCFGPIO_PPDSDR_QSPI,

		.setr				= MCFGPIO_PPDSDR_QSPI,

		.clrr				= MCFGPIO_PCLRR_QSPI,

		.pddr				= (void __iomem *) MCFGPIO_PDDR_QSPI,

		.podr				= (void __iomem *) MCFGPIO_PODR_QSPI,

		.ppdr				= (void __iomem *) MCFGPIO_PPDSDR_QSPI,

		.setr				= (void __iomem *) MCFGPIO_PPDSDR_QSPI,

		.clrr				= (void __iomem *) MCFGPIO_PCLRR_QSPI,

	},

	{

		.gpio_chip			= {
@@ -409,11 +409,11 @@ static struct mcf_gpio_chip mcf_gpio_chips[] = { 
			.base			= 64,

			.ngpio			= 8,

		},

		.pddr				= MCFGPIO_PDDR_SDRAM,

		.podr				= MCFGPIO_PODR_SDRAM,

		.ppdr				= MCFGPIO_PPDSDR_SDRAM,

		.setr				= MCFGPIO_PPDSDR_SDRAM,

		.clrr				= MCFGPIO_PCLRR_SDRAM,

		.pddr				= (void __iomem *) MCFGPIO_PDDR_SDRAM,

		.podr				= (void __iomem *) MCFGPIO_PODR_SDRAM,

		.ppdr				= (void __iomem *) MCFGPIO_PPDSDR_SDRAM,

		.setr				= (void __iomem *) MCFGPIO_PPDSDR_SDRAM,

		.clrr				= (void __iomem *) MCFGPIO_PCLRR_SDRAM,

	},

	{

		.gpio_chip			= {
@@ -427,11 +427,11 @@ static struct mcf_gpio_chip mcf_gpio_chips[] = { 
			.base			= 72,

			.ngpio			= 4,

		},

		.pddr				= MCFGPIO_PDDR_TIMERH,

		.podr				= MCFGPIO_PODR_TIMERH,

		.ppdr				= MCFGPIO_PPDSDR_TIMERH,

		.setr				= MCFGPIO_PPDSDR_TIMERH,

		.clrr				= MCFGPIO_PCLRR_TIMERH,

		.pddr				= (void __iomem *) MCFGPIO_PDDR_TIMERH,

		.podr				= (void __iomem *) MCFGPIO_PODR_TIMERH,

		.ppdr				= (void __iomem *) MCFGPIO_PPDSDR_TIMERH,

		.setr				= (void __iomem *) MCFGPIO_PPDSDR_TIMERH,

		.clrr				= (void __iomem *) MCFGPIO_PCLRR_TIMERH,

	},

	{

		.gpio_chip			= {
@@ -445,11 +445,11 @@ static struct mcf_gpio_chip mcf_gpio_chips[] = { 
			.base			= 80,

			.ngpio			= 4,

		},

		.pddr				= MCFGPIO_PDDR_TIMERL,

		.podr				= MCFGPIO_PODR_TIMERL,

		.ppdr				= MCFGPIO_PPDSDR_TIMERL,

		.setr				= MCFGPIO_PPDSDR_TIMERL,

		.clrr				= MCFGPIO_PCLRR_TIMERL,

		.pddr				= (void __iomem *) MCFGPIO_PDDR_TIMERL,

		.podr				= (void __iomem *) MCFGPIO_PODR_TIMERL,

		.ppdr				= (void __iomem *) MCFGPIO_PPDSDR_TIMERL,

		.setr				= (void __iomem *) MCFGPIO_PPDSDR_TIMERL,

		.clrr				= (void __iomem *) MCFGPIO_PCLRR_TIMERL,

	},

	{

		.gpio_chip			= {
@@ -463,11 +463,11 @@ static struct mcf_gpio_chip mcf_gpio_chips[] = { 
			.base			= 88,

			.ngpio			= 8,

		},

		.pddr				= MCFGPIO_PDDR_UARTL,

		.podr				= MCFGPIO_PODR_UARTL,

		.ppdr				= MCFGPIO_PPDSDR_UARTL,

		.setr				= MCFGPIO_PPDSDR_UARTL,

		.clrr				= MCFGPIO_PCLRR_UARTL,

		.pddr				= (void __iomem *) MCFGPIO_PDDR_UARTL,

		.podr				= (void __iomem *) MCFGPIO_PODR_UARTL,

		.ppdr				= (void __iomem *) MCFGPIO_PPDSDR_UARTL,

		.setr				= (void __iomem *) MCFGPIO_PPDSDR_UARTL,

		.clrr				= (void __iomem *) MCFGPIO_PCLRR_UARTL,

	},

	{

		.gpio_chip			= {
@@ -481,11 +481,11 @@ static struct mcf_gpio_chip mcf_gpio_chips[] = { 
			.base			= 96,

			.ngpio			= 8,

		},

		.pddr				= MCFGPIO_PDDR_FEC1H,

		.podr				= MCFGPIO_PODR_FEC1H,

		.ppdr				= MCFGPIO_PPDSDR_FEC1H,

		.setr				= MCFGPIO_PPDSDR_FEC1H,

		.clrr				= MCFGPIO_PCLRR_FEC1H,

		.pddr				= (void __iomem *) MCFGPIO_PDDR_FEC1H,

		.podr				= (void __iomem *) MCFGPIO_PODR_FEC1H,

		.ppdr				= (void __iomem *) MCFGPIO_PPDSDR_FEC1H,

		.setr				= (void __iomem *) MCFGPIO_PPDSDR_FEC1H,

		.clrr				= (void __iomem *) MCFGPIO_PCLRR_FEC1H,

	},

	{

		.gpio_chip			= {
@@ -499,11 +499,11 @@ static struct mcf_gpio_chip mcf_gpio_chips[] = { 
			.base			= 104,

			.ngpio			= 8,

		},

		.pddr				= MCFGPIO_PDDR_FEC1L,

		.podr				= MCFGPIO_PODR_FEC1L,

		.ppdr				= MCFGPIO_PPDSDR_FEC1L,

		.setr				= MCFGPIO_PPDSDR_FEC1L,

		.clrr				= MCFGPIO_PCLRR_FEC1L,

		.pddr				= (void __iomem *) MCFGPIO_PDDR_FEC1L,

		.podr				= (void __iomem *) MCFGPIO_PODR_FEC1L,

		.ppdr				= (void __iomem *) MCFGPIO_PPDSDR_FEC1L,

		.setr				= (void __iomem *) MCFGPIO_PPDSDR_FEC1L,

		.clrr				= (void __iomem *) MCFGPIO_PCLRR_FEC1L,

	},

	{

		.gpio_chip			= {
@@ -517,11 +517,11 @@ static struct mcf_gpio_chip mcf_gpio_chips[] = { 
			.base			= 114,

			.ngpio			= 2,

		},

		.pddr				= MCFGPIO_PDDR_BS,

		.podr				= MCFGPIO_PODR_BS,

		.ppdr				= MCFGPIO_PPDSDR_BS,

		.setr				= MCFGPIO_PPDSDR_BS,

		.clrr				= MCFGPIO_PCLRR_BS,

		.pddr				= (void __iomem *) MCFGPIO_PDDR_BS,

		.podr				= (void __iomem *) MCFGPIO_PODR_BS,

		.ppdr				= (void __iomem *) MCFGPIO_PPDSDR_BS,

		.setr				= (void __iomem *) MCFGPIO_PPDSDR_BS,

		.clrr				= (void __iomem *) MCFGPIO_PCLRR_BS,

	},

	{

		.gpio_chip			= {
@@ -535,11 +535,11 @@ static struct mcf_gpio_chip mcf_gpio_chips[] = { 
			.base			= 121,

			.ngpio			= 7,

		},

		.pddr				= MCFGPIO_PDDR_IRQ,

		.podr				= MCFGPIO_PODR_IRQ,

		.ppdr				= MCFGPIO_PPDSDR_IRQ,

		.setr				= MCFGPIO_PPDSDR_IRQ,

		.clrr				= MCFGPIO_PCLRR_IRQ,

		.pddr				= (void __iomem *) MCFGPIO_PDDR_IRQ,

		.podr				= (void __iomem *) MCFGPIO_PODR_IRQ,

		.ppdr				= (void __iomem *) MCFGPIO_PPDSDR_IRQ,

		.setr				= (void __iomem *) MCFGPIO_PPDSDR_IRQ,

		.clrr				= (void __iomem *) MCFGPIO_PCLRR_IRQ,

	},

	{

		.gpio_chip			= {
@@ -553,11 +553,11 @@ static struct mcf_gpio_chip mcf_gpio_chips[] = { 
			.base			= 128,

			.ngpio			= 1,

		},

		.pddr				= MCFGPIO_PDDR_USBH,

		.podr				= MCFGPIO_PODR_USBH,

		.ppdr				= MCFGPIO_PPDSDR_USBH,

		.setr				= MCFGPIO_PPDSDR_USBH,

		.clrr				= MCFGPIO_PCLRR_USBH,

		.pddr				= (void __iomem *) MCFGPIO_PDDR_USBH,

		.podr				= (void __iomem *) MCFGPIO_PODR_USBH,

		.ppdr				= (void __iomem *) MCFGPIO_PPDSDR_USBH,

		.setr				= (void __iomem *) MCFGPIO_PPDSDR_USBH,

		.clrr				= (void __iomem *) MCFGPIO_PCLRR_USBH,

	},

	{

		.gpio_chip			= {
@@ -571,11 +571,11 @@ static struct mcf_gpio_chip mcf_gpio_chips[] = { 
			.base			= 136,

			.ngpio			= 8,

		},

		.pddr				= MCFGPIO_PDDR_USBL,

		.podr				= MCFGPIO_PODR_USBL,

		.ppdr				= MCFGPIO_PPDSDR_USBL,

		.setr				= MCFGPIO_PPDSDR_USBL,

		.clrr				= MCFGPIO_PCLRR_USBL,

		.pddr				= (void __iomem *) MCFGPIO_PDDR_USBL,

		.podr				= (void __iomem *) MCFGPIO_PODR_USBL,

		.ppdr				= (void __iomem *) MCFGPIO_PPDSDR_USBL,

		.setr				= (void __iomem *) MCFGPIO_PPDSDR_USBL,

		.clrr				= (void __iomem *) MCFGPIO_PCLRR_USBL,

	},

	{

		.gpio_chip			= {
@@ -589,11 +589,11 @@ static struct mcf_gpio_chip mcf_gpio_chips[] = { 
			.base			= 144,

			.ngpio			= 4,

		},

		.pddr				= MCFGPIO_PDDR_UARTH,

		.podr				= MCFGPIO_PODR_UARTH,

		.ppdr				= MCFGPIO_PPDSDR_UARTH,

		.setr				= MCFGPIO_PPDSDR_UARTH,

		.clrr				= MCFGPIO_PCLRR_UARTH,

		.pddr				= (void __iomem *) MCFGPIO_PDDR_UARTH,

		.podr				= (void __iomem *) MCFGPIO_PODR_UARTH,

		.ppdr				= (void __iomem *) MCFGPIO_PPDSDR_UARTH,

		.setr				= (void __iomem *) MCFGPIO_PPDSDR_UARTH,

		.clrr				= (void __iomem *) MCFGPIO_PCLRR_UARTH,

	},

#endif

};

CRA Git | Maintained and supported by SUSTech CRA and CCSE