Commit 32784780 authored by Niyas Ahmed S T's avatar Niyas Ahmed S T Committed by Bjorn Helgaas
Browse files

PCI: exynos: Refactor to make it easier to support other SoCs 



Currently the Exynos PCIe driver only supports the Exynos5440 SoC.
Refactor the driver to allow support for other Exynos SoC.

Following are the main changes in this patch:

1) Add separate structs for memory, clock resources

  Future Exynos SoC will have different hardware resources such as iomem,
  clocks, regmap handles, etc., so keeping these resources in separate
  structs will let us initialize them via per-SoC ops and avoid littering
  the code with of_machine_is_compatible().

2) Add exynos_pcie_ops struct which will allow us to support the
   differences in resources in different Exynos SoC.

No functional change intended.

Signed-off-by: default avatarNiyas Ahmed S T <niyas.ahmed@samsung.com>
Signed-off-by: default avatarPankaj Dubey <pankaj.dubey@samsung.com>
Signed-off-by: default avatarBjorn Helgaas <bhelgaas@google.com>
Reviewed-by: default avatarBartlomiej Zolnierkiewicz <b.zolnierkie@samsung.com>
Reviewed-by: default avatarAlim Akhtar <alim.akhtar@samsung.com>
Reviewed-by: default avatarJaehoon Chung <jh80.chung@samsung.com>
Acked-by: default avatarKrzysztof Kozlowski <krzk@kernel.org>
Acked-by: default avatarJingoo Han <jingoohan1@gmail.com>
parent 92004a06

drivers/pci/host/pci-exynos.c

+217 −129
Original line number Diff line number Diff line
@@ -17,6 +17,7 @@ 
#include <linux/interrupt.h>

#include <linux/kernel.h>

#include <linux/init.h>

#include <linux/of_device.h>

#include <linux/of_gpio.h>

#include <linux/pci.h>

#include <linux/platform_device.h>
@@ -28,16 +29,6 @@ 


#define to_exynos_pcie(x)	container_of(x, struct exynos_pcie, pp)



struct exynos_pcie {

	struct pcie_port	pp;

	void __iomem		*elbi_base;	/* DT 0th resource */

	void __iomem		*phy_base;	/* DT 1st resource */

	void __iomem		*block_base;	/* DT 2nd resource */

	int			reset_gpio;

	struct clk		*clk;

	struct clk		*bus_clk;

};



/* PCIe ELBI registers */

#define PCIE_IRQ_PULSE			0x000

#define IRQ_INTA_ASSERT			BIT(0)
@@ -102,6 +93,122 @@ struct exynos_pcie { 
#define PCIE_PHY_TRSV3_PD_TSV		BIT(7)

#define PCIE_PHY_TRSV3_LVCC		0x31c



struct exynos_pcie_mem_res {

	void __iomem *elbi_base;   /* DT 0th resource: PCIe CTRL */

	void __iomem *phy_base;    /* DT 1st resource: PHY CTRL */

	void __iomem *block_base;  /* DT 2nd resource: PHY ADDITIONAL CTRL */

};



struct exynos_pcie_clk_res {

	struct clk *clk;

	struct clk *bus_clk;

};



struct exynos_pcie {

	struct pcie_port		pp;

	struct exynos_pcie_mem_res	*mem_res;

	struct exynos_pcie_clk_res	*clk_res;

	const struct exynos_pcie_ops	*ops;

	int				reset_gpio;

};



struct exynos_pcie_ops {

	int (*get_mem_resources)(struct platform_device *pdev,

			struct exynos_pcie *ep);

	int (*get_clk_resources)(struct exynos_pcie *ep);

	int (*init_clk_resources)(struct exynos_pcie *ep);

	void (*deinit_clk_resources)(struct exynos_pcie *ep);

};



static int exynos5440_pcie_get_mem_resources(struct platform_device *pdev,

					     struct exynos_pcie *ep)

{

	struct resource *res;

	struct device *dev = ep->pp.dev;



	ep->mem_res = devm_kzalloc(dev, sizeof(*ep->mem_res), GFP_KERNEL);

	if (!ep->mem_res)

		return -ENOMEM;



	res = platform_get_resource(pdev, IORESOURCE_MEM, 0);

	ep->mem_res->elbi_base = devm_ioremap_resource(dev, res);

	if (IS_ERR(ep->mem_res->elbi_base))

		return PTR_ERR(ep->mem_res->elbi_base);



	res = platform_get_resource(pdev, IORESOURCE_MEM, 1);

	ep->mem_res->phy_base = devm_ioremap_resource(dev, res);

	if (IS_ERR(ep->mem_res->phy_base))

		return PTR_ERR(ep->mem_res->phy_base);



	res = platform_get_resource(pdev, IORESOURCE_MEM, 2);

	ep->mem_res->block_base = devm_ioremap_resource(dev, res);

	if (IS_ERR(ep->mem_res->block_base))

		return PTR_ERR(ep->mem_res->block_base);



	return 0;

}



static int exynos5440_pcie_get_clk_resources(struct exynos_pcie *ep)

{

	struct device *dev = ep->pp.dev;



	ep->clk_res = devm_kzalloc(dev, sizeof(*ep->clk_res), GFP_KERNEL);

	if (!ep->clk_res)

		return -ENOMEM;



	ep->clk_res->clk = devm_clk_get(dev, "pcie");

	if (IS_ERR(ep->clk_res->clk)) {

		dev_err(dev, "Failed to get pcie rc clock\n");

		return PTR_ERR(ep->clk_res->clk);

	}



	ep->clk_res->bus_clk = devm_clk_get(dev, "pcie_bus");

	if (IS_ERR(ep->clk_res->bus_clk)) {

		dev_err(dev, "Failed to get pcie bus clock\n");

		return PTR_ERR(ep->clk_res->bus_clk);

	}



	return 0;

}



static int exynos5440_pcie_init_clk_resources(struct exynos_pcie *ep)

{

	struct device *dev = ep->pp.dev;

	int ret;



	ret = clk_prepare_enable(ep->clk_res->clk);

	if (ret) {

		dev_err(dev, "cannot enable pcie rc clock");

		return ret;

	}



	ret = clk_prepare_enable(ep->clk_res->bus_clk);

	if (ret) {

		dev_err(dev, "cannot enable pcie bus clock");

		goto err_bus_clk;

	}



	return 0;



err_bus_clk:

	clk_disable_unprepare(ep->clk_res->clk);



	return ret;

}



static void exynos5440_pcie_deinit_clk_resources(struct exynos_pcie *ep)

{

	clk_disable_unprepare(ep->clk_res->bus_clk);

	clk_disable_unprepare(ep->clk_res->clk);

}



static const struct exynos_pcie_ops exynos5440_pcie_ops = {

	.get_mem_resources	= exynos5440_pcie_get_mem_resources,

	.get_clk_resources	= exynos5440_pcie_get_clk_resources,

	.init_clk_resources	= exynos5440_pcie_init_clk_resources,

	.deinit_clk_resources	= exynos5440_pcie_deinit_clk_resources,

};



static void exynos_pcie_writel(void __iomem *base, u32 val, u32 reg)

{

	writel(val, base + reg);
@@ -116,155 +223,155 @@ static void exynos_pcie_sideband_dbi_w_mode(struct exynos_pcie *ep, bool on) 
{

	u32 val;



	val = exynos_pcie_readl(ep->elbi_base, PCIE_ELBI_SLV_AWMISC);

	val = exynos_pcie_readl(ep->mem_res->elbi_base, PCIE_ELBI_SLV_AWMISC);

	if (on)

		val |= PCIE_ELBI_SLV_DBI_ENABLE;

	else

		val &= ~PCIE_ELBI_SLV_DBI_ENABLE;

	exynos_pcie_writel(ep->elbi_base, val, PCIE_ELBI_SLV_AWMISC);

	exynos_pcie_writel(ep->mem_res->elbi_base, val, PCIE_ELBI_SLV_AWMISC);

}



static void exynos_pcie_sideband_dbi_r_mode(struct exynos_pcie *ep, bool on)

{

	u32 val;



	val = exynos_pcie_readl(ep->elbi_base, PCIE_ELBI_SLV_ARMISC);

	val = exynos_pcie_readl(ep->mem_res->elbi_base, PCIE_ELBI_SLV_ARMISC);

	if (on)

		val |= PCIE_ELBI_SLV_DBI_ENABLE;

	else

		val &= ~PCIE_ELBI_SLV_DBI_ENABLE;

	exynos_pcie_writel(ep->elbi_base, val, PCIE_ELBI_SLV_ARMISC);

	exynos_pcie_writel(ep->mem_res->elbi_base, val, PCIE_ELBI_SLV_ARMISC);

}



static void exynos_pcie_assert_core_reset(struct exynos_pcie *ep)

{

	u32 val;



	val = exynos_pcie_readl(ep->elbi_base, PCIE_CORE_RESET);

	val = exynos_pcie_readl(ep->mem_res->elbi_base, PCIE_CORE_RESET);

	val &= ~PCIE_CORE_RESET_ENABLE;

	exynos_pcie_writel(ep->elbi_base, val, PCIE_CORE_RESET);

	exynos_pcie_writel(ep->elbi_base, 0, PCIE_PWR_RESET);

	exynos_pcie_writel(ep->elbi_base, 0, PCIE_STICKY_RESET);

	exynos_pcie_writel(ep->elbi_base, 0, PCIE_NONSTICKY_RESET);

	exynos_pcie_writel(ep->mem_res->elbi_base, val, PCIE_CORE_RESET);

	exynos_pcie_writel(ep->mem_res->elbi_base, 0, PCIE_PWR_RESET);

	exynos_pcie_writel(ep->mem_res->elbi_base, 0, PCIE_STICKY_RESET);

	exynos_pcie_writel(ep->mem_res->elbi_base, 0, PCIE_NONSTICKY_RESET);

}



static void exynos_pcie_deassert_core_reset(struct exynos_pcie *ep)

{

	u32 val;



	val = exynos_pcie_readl(ep->elbi_base, PCIE_CORE_RESET);

	val = exynos_pcie_readl(ep->mem_res->elbi_base, PCIE_CORE_RESET);

	val |= PCIE_CORE_RESET_ENABLE;



	exynos_pcie_writel(ep->elbi_base, val, PCIE_CORE_RESET);

	exynos_pcie_writel(ep->elbi_base, 1, PCIE_STICKY_RESET);

	exynos_pcie_writel(ep->elbi_base, 1, PCIE_NONSTICKY_RESET);

	exynos_pcie_writel(ep->elbi_base, 1, PCIE_APP_INIT_RESET);

	exynos_pcie_writel(ep->elbi_base, 0, PCIE_APP_INIT_RESET);

	exynos_pcie_writel(ep->block_base, 1, PCIE_PHY_MAC_RESET);

	exynos_pcie_writel(ep->mem_res->elbi_base, val, PCIE_CORE_RESET);

	exynos_pcie_writel(ep->mem_res->elbi_base, 1, PCIE_STICKY_RESET);

	exynos_pcie_writel(ep->mem_res->elbi_base, 1, PCIE_NONSTICKY_RESET);

	exynos_pcie_writel(ep->mem_res->elbi_base, 1, PCIE_APP_INIT_RESET);

	exynos_pcie_writel(ep->mem_res->elbi_base, 0, PCIE_APP_INIT_RESET);

	exynos_pcie_writel(ep->mem_res->block_base, 1, PCIE_PHY_MAC_RESET);

}



static void exynos_pcie_assert_phy_reset(struct exynos_pcie *ep)

{

	exynos_pcie_writel(ep->block_base, 0, PCIE_PHY_MAC_RESET);

	exynos_pcie_writel(ep->block_base, 1, PCIE_PHY_GLOBAL_RESET);

	exynos_pcie_writel(ep->mem_res->block_base, 0, PCIE_PHY_MAC_RESET);

	exynos_pcie_writel(ep->mem_res->block_base, 1, PCIE_PHY_GLOBAL_RESET);

}



static void exynos_pcie_deassert_phy_reset(struct exynos_pcie *ep)

{

	exynos_pcie_writel(ep->block_base, 0, PCIE_PHY_GLOBAL_RESET);

	exynos_pcie_writel(ep->elbi_base, 1, PCIE_PWR_RESET);

	exynos_pcie_writel(ep->block_base, 0, PCIE_PHY_COMMON_RESET);

	exynos_pcie_writel(ep->block_base, 0, PCIE_PHY_CMN_REG);

	exynos_pcie_writel(ep->block_base, 0, PCIE_PHY_TRSVREG_RESET);

	exynos_pcie_writel(ep->block_base, 0, PCIE_PHY_TRSV_RESET);

	exynos_pcie_writel(ep->mem_res->block_base, 0, PCIE_PHY_GLOBAL_RESET);

	exynos_pcie_writel(ep->mem_res->elbi_base, 1, PCIE_PWR_RESET);

	exynos_pcie_writel(ep->mem_res->block_base, 0, PCIE_PHY_COMMON_RESET);

	exynos_pcie_writel(ep->mem_res->block_base, 0, PCIE_PHY_CMN_REG);

	exynos_pcie_writel(ep->mem_res->block_base, 0, PCIE_PHY_TRSVREG_RESET);

	exynos_pcie_writel(ep->mem_res->block_base, 0, PCIE_PHY_TRSV_RESET);

}



static void exynos_pcie_power_on_phy(struct exynos_pcie *ep)

{

	u32 val;



	val = exynos_pcie_readl(ep->phy_base, PCIE_PHY_COMMON_POWER);

	val = exynos_pcie_readl(ep->mem_res->phy_base, PCIE_PHY_COMMON_POWER);

	val &= ~PCIE_PHY_COMMON_PD_CMN;

	exynos_pcie_writel(ep->phy_base, val, PCIE_PHY_COMMON_POWER);

	exynos_pcie_writel(ep->mem_res->phy_base, val, PCIE_PHY_COMMON_POWER);



	val = exynos_pcie_readl(ep->phy_base, PCIE_PHY_TRSV0_POWER);

	val = exynos_pcie_readl(ep->mem_res->phy_base, PCIE_PHY_TRSV0_POWER);

	val &= ~PCIE_PHY_TRSV0_PD_TSV;

	exynos_pcie_writel(ep->phy_base, val, PCIE_PHY_TRSV0_POWER);

	exynos_pcie_writel(ep->mem_res->phy_base, val, PCIE_PHY_TRSV0_POWER);



	val = exynos_pcie_readl(ep->phy_base, PCIE_PHY_TRSV1_POWER);

	val = exynos_pcie_readl(ep->mem_res->phy_base, PCIE_PHY_TRSV1_POWER);

	val &= ~PCIE_PHY_TRSV1_PD_TSV;

	exynos_pcie_writel(ep->phy_base, val, PCIE_PHY_TRSV1_POWER);

	exynos_pcie_writel(ep->mem_res->phy_base, val, PCIE_PHY_TRSV1_POWER);



	val = exynos_pcie_readl(ep->phy_base, PCIE_PHY_TRSV2_POWER);

	val = exynos_pcie_readl(ep->mem_res->phy_base, PCIE_PHY_TRSV2_POWER);

	val &= ~PCIE_PHY_TRSV2_PD_TSV;

	exynos_pcie_writel(ep->phy_base, val, PCIE_PHY_TRSV2_POWER);

	exynos_pcie_writel(ep->mem_res->phy_base, val, PCIE_PHY_TRSV2_POWER);



	val = exynos_pcie_readl(ep->phy_base, PCIE_PHY_TRSV3_POWER);

	val = exynos_pcie_readl(ep->mem_res->phy_base, PCIE_PHY_TRSV3_POWER);

	val &= ~PCIE_PHY_TRSV3_PD_TSV;

	exynos_pcie_writel(ep->phy_base, val, PCIE_PHY_TRSV3_POWER);

	exynos_pcie_writel(ep->mem_res->phy_base, val, PCIE_PHY_TRSV3_POWER);

}



static void exynos_pcie_power_off_phy(struct exynos_pcie *ep)

{

	u32 val;



	val = exynos_pcie_readl(ep->phy_base, PCIE_PHY_COMMON_POWER);

	val = exynos_pcie_readl(ep->mem_res->phy_base, PCIE_PHY_COMMON_POWER);

	val |= PCIE_PHY_COMMON_PD_CMN;

	exynos_pcie_writel(ep->phy_base, val, PCIE_PHY_COMMON_POWER);

	exynos_pcie_writel(ep->mem_res->phy_base, val, PCIE_PHY_COMMON_POWER);



	val = exynos_pcie_readl(ep->phy_base, PCIE_PHY_TRSV0_POWER);

	val = exynos_pcie_readl(ep->mem_res->phy_base, PCIE_PHY_TRSV0_POWER);

	val |= PCIE_PHY_TRSV0_PD_TSV;

	exynos_pcie_writel(ep->phy_base, val, PCIE_PHY_TRSV0_POWER);

	exynos_pcie_writel(ep->mem_res->phy_base, val, PCIE_PHY_TRSV0_POWER);



	val = exynos_pcie_readl(ep->phy_base, PCIE_PHY_TRSV1_POWER);

	val = exynos_pcie_readl(ep->mem_res->phy_base, PCIE_PHY_TRSV1_POWER);

	val |= PCIE_PHY_TRSV1_PD_TSV;

	exynos_pcie_writel(ep->phy_base, val, PCIE_PHY_TRSV1_POWER);

	exynos_pcie_writel(ep->mem_res->phy_base, val, PCIE_PHY_TRSV1_POWER);



	val = exynos_pcie_readl(ep->phy_base, PCIE_PHY_TRSV2_POWER);

	val = exynos_pcie_readl(ep->mem_res->phy_base, PCIE_PHY_TRSV2_POWER);

	val |= PCIE_PHY_TRSV2_PD_TSV;

	exynos_pcie_writel(ep->phy_base, val, PCIE_PHY_TRSV2_POWER);

	exynos_pcie_writel(ep->mem_res->phy_base, val, PCIE_PHY_TRSV2_POWER);



	val = exynos_pcie_readl(ep->phy_base, PCIE_PHY_TRSV3_POWER);

	val = exynos_pcie_readl(ep->mem_res->phy_base, PCIE_PHY_TRSV3_POWER);

	val |= PCIE_PHY_TRSV3_PD_TSV;

	exynos_pcie_writel(ep->phy_base, val, PCIE_PHY_TRSV3_POWER);

	exynos_pcie_writel(ep->mem_res->phy_base, val, PCIE_PHY_TRSV3_POWER);

}



static void exynos_pcie_init_phy(struct exynos_pcie *ep)

{

	/* DCC feedback control off */

	exynos_pcie_writel(ep->phy_base, 0x29, PCIE_PHY_DCC_FEEDBACK);

	exynos_pcie_writel(ep->mem_res->phy_base, 0x29, PCIE_PHY_DCC_FEEDBACK);



	/* set TX/RX impedance */

	exynos_pcie_writel(ep->phy_base, 0xd5, PCIE_PHY_IMPEDANCE);

	exynos_pcie_writel(ep->mem_res->phy_base, 0xd5, PCIE_PHY_IMPEDANCE);



	/* set 50Mhz PHY clock */

	exynos_pcie_writel(ep->phy_base, 0x14, PCIE_PHY_PLL_DIV_0);

	exynos_pcie_writel(ep->phy_base, 0x12, PCIE_PHY_PLL_DIV_1);

	exynos_pcie_writel(ep->mem_res->phy_base, 0x14, PCIE_PHY_PLL_DIV_0);

	exynos_pcie_writel(ep->mem_res->phy_base, 0x12, PCIE_PHY_PLL_DIV_1);



	/* set TX Differential output for lane 0 */

	exynos_pcie_writel(ep->phy_base, 0x7f, PCIE_PHY_TRSV0_DRV_LVL);

	exynos_pcie_writel(ep->mem_res->phy_base, 0x7f, PCIE_PHY_TRSV0_DRV_LVL);



	/* set TX Pre-emphasis Level Control for lane 0 to minimum */

	exynos_pcie_writel(ep->phy_base, 0x0, PCIE_PHY_TRSV0_EMP_LVL);

	exynos_pcie_writel(ep->mem_res->phy_base, 0x0, PCIE_PHY_TRSV0_EMP_LVL);



	/* set RX clock and data recovery bandwidth */

	exynos_pcie_writel(ep->phy_base, 0xe7, PCIE_PHY_PLL_BIAS);

	exynos_pcie_writel(ep->phy_base, 0x82, PCIE_PHY_TRSV0_RXCDR);

	exynos_pcie_writel(ep->phy_base, 0x82, PCIE_PHY_TRSV1_RXCDR);

	exynos_pcie_writel(ep->phy_base, 0x82, PCIE_PHY_TRSV2_RXCDR);

	exynos_pcie_writel(ep->phy_base, 0x82, PCIE_PHY_TRSV3_RXCDR);

	exynos_pcie_writel(ep->mem_res->phy_base, 0xe7, PCIE_PHY_PLL_BIAS);

	exynos_pcie_writel(ep->mem_res->phy_base, 0x82, PCIE_PHY_TRSV0_RXCDR);

	exynos_pcie_writel(ep->mem_res->phy_base, 0x82, PCIE_PHY_TRSV1_RXCDR);

	exynos_pcie_writel(ep->mem_res->phy_base, 0x82, PCIE_PHY_TRSV2_RXCDR);

	exynos_pcie_writel(ep->mem_res->phy_base, 0x82, PCIE_PHY_TRSV3_RXCDR);



	/* change TX Pre-emphasis Level Control for lanes */

	exynos_pcie_writel(ep->phy_base, 0x39, PCIE_PHY_TRSV0_EMP_LVL);

	exynos_pcie_writel(ep->phy_base, 0x39, PCIE_PHY_TRSV1_EMP_LVL);

	exynos_pcie_writel(ep->phy_base, 0x39, PCIE_PHY_TRSV2_EMP_LVL);

	exynos_pcie_writel(ep->phy_base, 0x39, PCIE_PHY_TRSV3_EMP_LVL);

	exynos_pcie_writel(ep->mem_res->phy_base, 0x39, PCIE_PHY_TRSV0_EMP_LVL);

	exynos_pcie_writel(ep->mem_res->phy_base, 0x39, PCIE_PHY_TRSV1_EMP_LVL);

	exynos_pcie_writel(ep->mem_res->phy_base, 0x39, PCIE_PHY_TRSV2_EMP_LVL);

	exynos_pcie_writel(ep->mem_res->phy_base, 0x39, PCIE_PHY_TRSV3_EMP_LVL);



	/* set LVCC */

	exynos_pcie_writel(ep->phy_base, 0x20, PCIE_PHY_TRSV0_LVCC);

	exynos_pcie_writel(ep->phy_base, 0xa0, PCIE_PHY_TRSV1_LVCC);

	exynos_pcie_writel(ep->phy_base, 0xa0, PCIE_PHY_TRSV2_LVCC);

	exynos_pcie_writel(ep->phy_base, 0xa0, PCIE_PHY_TRSV3_LVCC);

	exynos_pcie_writel(ep->mem_res->phy_base, 0x20, PCIE_PHY_TRSV0_LVCC);

	exynos_pcie_writel(ep->mem_res->phy_base, 0xa0, PCIE_PHY_TRSV1_LVCC);

	exynos_pcie_writel(ep->mem_res->phy_base, 0xa0, PCIE_PHY_TRSV2_LVCC);

	exynos_pcie_writel(ep->mem_res->phy_base, 0xa0, PCIE_PHY_TRSV3_LVCC);

}



static void exynos_pcie_assert_reset(struct exynos_pcie *ep)
@@ -295,24 +402,26 @@ static int exynos_pcie_establish_link(struct exynos_pcie *ep) 
	exynos_pcie_init_phy(ep);



	/* pulse for common reset */

	exynos_pcie_writel(ep->block_base, 1, PCIE_PHY_COMMON_RESET);

	exynos_pcie_writel(ep->mem_res->block_base, 1, PCIE_PHY_COMMON_RESET);

	udelay(500);

	exynos_pcie_writel(ep->block_base, 0, PCIE_PHY_COMMON_RESET);

	exynos_pcie_writel(ep->mem_res->block_base, 0, PCIE_PHY_COMMON_RESET);



	exynos_pcie_deassert_core_reset(ep);

	dw_pcie_setup_rc(pp);

	exynos_pcie_assert_reset(ep);



	/* assert LTSSM enable */

	exynos_pcie_writel(ep->elbi_base, PCIE_ELBI_LTSSM_ENABLE,

	exynos_pcie_writel(ep->mem_res->elbi_base, PCIE_ELBI_LTSSM_ENABLE,

			  PCIE_APP_LTSSM_ENABLE);



	/* check if the link is up or not */

	if (!dw_pcie_wait_for_link(pp))

		return 0;



	while (exynos_pcie_readl(ep->phy_base, PCIE_PHY_PLL_LOCKED) == 0) {

		val = exynos_pcie_readl(ep->block_base, PCIE_PHY_PLL_LOCKED);

	while (exynos_pcie_readl(ep->mem_res->phy_base,

				PCIE_PHY_PLL_LOCKED) == 0) {

		val = exynos_pcie_readl(ep->mem_res->block_base,

				PCIE_PHY_PLL_LOCKED);

		dev_info(dev, "PLL Locked: 0x%x\n", val);

	}

	exynos_pcie_power_off_phy(ep);
@@ -323,8 +432,8 @@ static void exynos_pcie_clear_irq_pulse(struct exynos_pcie *ep) 
{

	u32 val;



	val = exynos_pcie_readl(ep->elbi_base, PCIE_IRQ_PULSE);

	exynos_pcie_writel(ep->elbi_base, val, PCIE_IRQ_PULSE);

	val = exynos_pcie_readl(ep->mem_res->elbi_base, PCIE_IRQ_PULSE);

	exynos_pcie_writel(ep->mem_res->elbi_base, val, PCIE_IRQ_PULSE);

}



static void exynos_pcie_enable_irq_pulse(struct exynos_pcie *ep)
@@ -334,7 +443,7 @@ static void exynos_pcie_enable_irq_pulse(struct exynos_pcie *ep) 
	/* enable INTX interrupt */

	val = IRQ_INTA_ASSERT | IRQ_INTB_ASSERT |

		IRQ_INTC_ASSERT | IRQ_INTD_ASSERT;

	exynos_pcie_writel(ep->elbi_base, val, PCIE_IRQ_EN_PULSE);

	exynos_pcie_writel(ep->mem_res->elbi_base, val, PCIE_IRQ_EN_PULSE);

}



static irqreturn_t exynos_pcie_irq_handler(int irq, void *arg)
@@ -361,9 +470,9 @@ static void exynos_pcie_msi_init(struct exynos_pcie *ep) 
	dw_pcie_msi_init(pp);



	/* enable MSI interrupt */

	val = exynos_pcie_readl(ep->elbi_base, PCIE_IRQ_EN_LEVEL);

	val = exynos_pcie_readl(ep->mem_res->elbi_base, PCIE_IRQ_EN_LEVEL);

	val |= IRQ_MSI_ENABLE;

	exynos_pcie_writel(ep->elbi_base, val, PCIE_IRQ_EN_LEVEL);

	exynos_pcie_writel(ep->mem_res->elbi_base, val, PCIE_IRQ_EN_LEVEL);

}



static void exynos_pcie_enable_interrupts(struct exynos_pcie *ep)
@@ -423,7 +532,7 @@ static int exynos_pcie_link_up(struct pcie_port *pp) 
	struct exynos_pcie *ep = to_exynos_pcie(pp);

	u32 val;



	val = exynos_pcie_readl(ep->elbi_base, PCIE_ELBI_RDLH_LINKUP);

	val = exynos_pcie_readl(ep->mem_res->elbi_base, PCIE_ELBI_RDLH_LINKUP);

	if (val == PCIE_ELBI_LTSSM_ENABLE)

		return 1;
@@ -501,7 +610,6 @@ static int __init exynos_pcie_probe(struct platform_device *pdev) 
	struct exynos_pcie *ep;

	struct pcie_port *pp;

	struct device_node *np = dev->of_node;

	struct resource *res;

	int ret;



	ep = devm_kzalloc(dev, sizeof(*ep), GFP_KERNEL);
@@ -511,59 +619,36 @@ static int __init exynos_pcie_probe(struct platform_device *pdev) 
	pp = &ep->pp;

	pp->dev = dev;



	ep->ops = (const struct exynos_pcie_ops *)

		of_device_get_match_data(dev);



	ep->reset_gpio = of_get_named_gpio(np, "reset-gpio", 0);



	ep->clk = devm_clk_get(dev, "pcie");

	if (IS_ERR(ep->clk)) {

		dev_err(dev, "Failed to get pcie rc clock\n");

		return PTR_ERR(ep->clk);

	}

	ret = clk_prepare_enable(ep->clk);

	if (ep->ops && ep->ops->get_mem_resources) {

		ret = ep->ops->get_mem_resources(pdev, ep);

		if (ret)

			return ret;



	ep->bus_clk = devm_clk_get(dev, "pcie_bus");

	if (IS_ERR(ep->bus_clk)) {

		dev_err(dev, "Failed to get pcie bus clock\n");

		ret = PTR_ERR(ep->bus_clk);

		goto fail_clk;

	}

	ret = clk_prepare_enable(ep->bus_clk);

	if (ret)

		goto fail_clk;



	res = platform_get_resource(pdev, IORESOURCE_MEM, 0);

	ep->elbi_base = devm_ioremap_resource(dev, res);

	if (IS_ERR(ep->elbi_base)) {

		ret = PTR_ERR(ep->elbi_base);

		goto fail_bus_clk;

	}



	res = platform_get_resource(pdev, IORESOURCE_MEM, 1);

	ep->phy_base = devm_ioremap_resource(dev, res);

	if (IS_ERR(ep->phy_base)) {

		ret = PTR_ERR(ep->phy_base);

		goto fail_bus_clk;

	}



	res = platform_get_resource(pdev, IORESOURCE_MEM, 2);

	ep->block_base = devm_ioremap_resource(dev, res);

	if (IS_ERR(ep->block_base)) {

		ret = PTR_ERR(ep->block_base);

		goto fail_bus_clk;

	if (ep->ops && ep->ops->get_clk_resources) {

		ret = ep->ops->get_clk_resources(ep);

		if (ret)

			return ret;

		ret = ep->ops->init_clk_resources(ep);

		if (ret)

			return ret;

	}



	ret = exynos_add_pcie_port(ep, pdev);

	if (ret < 0)

		goto fail_bus_clk;

		goto fail_probe;



	platform_set_drvdata(pdev, ep);

	return 0;



fail_bus_clk:

	clk_disable_unprepare(ep->bus_clk);

fail_clk:

	clk_disable_unprepare(ep->clk);

fail_probe:

	if (ep->ops && ep->ops->deinit_clk_resources)

		ep->ops->deinit_clk_resources(ep);

	return ret;

}
@@ -571,14 +656,17 @@ static int __exit exynos_pcie_remove(struct platform_device *pdev) 
{

	struct exynos_pcie *ep = platform_get_drvdata(pdev);



	clk_disable_unprepare(ep->bus_clk);

	clk_disable_unprepare(ep->clk);

	if (ep->ops && ep->ops->deinit_clk_resources)

		ep->ops->deinit_clk_resources(ep);



	return 0;

}



static const struct of_device_id exynos_pcie_of_match[] = {

	{ .compatible = "samsung,exynos5440-pcie", },

	{

		.compatible = "samsung,exynos5440-pcie",

		.data = &exynos5440_pcie_ops

	},

	{},

};

CRA Git | Maintained and supported by SUSTech CRA and CCSE