Commit 15a2ec66 authored by Lucien Zhao's avatar Lucien Zhao Committed by Anas Nashif
Browse files

dts: arm: nxp_rt118x: Complement full LPUART/GPIO devices and ocram spaces 



Complement full LPUART and GPIO devices, and ocram spaces

Signed-off-by: default avatarLucien Zhao <lucien.zhao@nxp.com>
parent c9aa98eb

dts/arm/nxp/nxp_rt118x.dtsi

+137 −0
Original line number Diff line number Diff line
@@ -75,6 +75,94 @@ 
		status = "disabled";

	};



	lpuart2: uart@4390000 {

		compatible = "nxp,kinetis-lpuart";

		reg = <0x4390000 0x4000>;

		interrupts = <20 0>;

		clocks = <&ccm IMX_CCM_LPUART0102_CLK 0x68 28>;

		status = "disabled";

	};



	lpuart3: uart@2570000 {

		compatible = "nxp,kinetis-lpuart";

		reg = <0x2570000 0x4000>;

		interrupts = <68 0>;

		clocks = <&ccm IMX_CCM_LPUART0304_CLK 0x68 12>;

		status = "disabled";

	};



	lpuart4: uart@2580000 {

		compatible = "nxp,kinetis-lpuart";

		reg = <0x2580000 0x4000>;

		interrupts = <69 0>;

		clocks = <&ccm IMX_CCM_LPUART0304_CLK 0x6c 24>;

		status = "disabled";

	};



	lpuart5: uart@2590000 {

		compatible = "nxp,kinetis-lpuart";

		reg = <0x2590000 0x4000>;

		interrupts = <70 0>;

		clocks = <&ccm IMX_CCM_LPUART0506_CLK 0x74 2>;

		status = "disabled";

	};



	lpuart6: uart@25A0000 {

		compatible = "nxp,kinetis-lpuart";

		reg = <0x25A0000 0x4000>;

		interrupts = <71 0>;

		clocks = <&ccm IMX_CCM_LPUART0506_CLK 0x74 6>;

		status = "disabled";

	};



	lpuart7: uart@4570000 {

		compatible = "nxp,kinetis-lpuart";

		reg = <0x4570000 0x4000>;

		interrupts = <196 0>;

		clocks = <&ccm IMX_CCM_LPUART0708_CLK 0x7c 26>;

		status = "disabled";

	};



	lpuart8: uart@2DA0000 {

		compatible = "nxp,kinetis-lpuart";

		reg = <0x2DA0000 0x4000>;

		interrupts = <197 0>;

		clocks = <&ccm IMX_CCM_LPUART0708_CLK 0x80 14>;

		status = "disabled";

	};



	lpuart9: uart@2D70000 {

		compatible = "nxp,kinetis-lpuart";

		reg = <0x2D70000 0x4000>;

		interrupts = <156 0>;

		clocks = <&ccm IMX_CCM_LPUART0910_CLK 0x80 14>;

		status = "disabled";

	};



	lpuart10: uart@2D80000 {

		compatible = "nxp,kinetis-lpuart";

		reg = <0x2D80000 0x4000>;

		interrupts = <157 0>;

		clocks = <&ccm IMX_CCM_LPUART0910_CLK 0x80 14>;

		status = "disabled";

	};



	lpuart11: uart@2D90000 {

		compatible = "nxp,kinetis-lpuart";

		reg = <0x2D90000 0x4000>;

		interrupts = <158 0>;

		clocks = <&ccm IMX_CCM_LPUART1112_CLK 0x80 14>;

		status = "disabled";

	};



	lpuart12: uart@4580000 {

		compatible = "nxp,kinetis-lpuart";

		reg = <0x4580000 0x4000>;

		interrupts = <159 0>;

		clocks = <&ccm IMX_CCM_LPUART1112_CLK 0x80 14>;

		status = "disabled";

	};



	gpio1: gpio@7400000 {

		compatible = "nxp,imx-rgpio";

		reg = <0x7400000 0x4000>;
@@ -83,6 +171,22 @@ 
		#gpio-cells = <2>;

	};



	gpio2: gpio@3810000 {

		compatible = "nxp,imx-rgpio";

		reg = <0x3810000 0x4000>;

		interrupts = <57 0>, <58 0>;

		gpio-controller;

		#gpio-cells = <2>;

	};



	gpio3: gpio@3820000 {

		compatible = "nxp,imx-rgpio";

		reg = <0x3820000 0x4000>;

		interrupts = <59 0>, <60 0>;

		gpio-controller;

		#gpio-cells = <2>;

	};



	gpio4: gpio@3830000 {

		compatible = "nxp,imx-rgpio";

		reg = <0x3830000 0x4000>;
@@ -91,6 +195,22 @@ 
		#gpio-cells = <2>;

	};



	gpio5: gpio@3840000 {

		compatible = "nxp,imx-rgpio";

		reg = <0x3840000 0x4000>;

		interrupts = <234 0>;

		gpio-controller;

		#gpio-cells = <2>;

	};



	gpio6: gpio@3850000 {

		compatible = "nxp,imx-rgpio";

		reg = <0x3850000 0x4000>;

		interrupts = <236 0>;

		gpio-controller;

		#gpio-cells = <2>;

	};



	lpi2c1: i2c@4340000 {

		compatible = "nxp,imx-lpi2c";

		clock-frequency = <I2C_BITRATE_STANDARD>;
@@ -166,3 +286,20 @@ 
		status = "disabled";

		clocks = <&ccm IMX_CCM_FLEXSPI_CLK 0x0 0>;

};



&memory {

	#address-cells = <1>;

	#size-cells = <1>;

	ocram1: ocram@484000 {

		compatible = "zephyr,memory-region", "mmio-sram";

		zephyr,memory-region = "OCRAM1";

		/* OCRAM1 first 16K access is blocked by TRDC */

		reg = <0x484000 DT_SIZE_K(496)>;

	};



	ocram2: ocram@500000 {

		compatible = "zephyr,memory-region", "mmio-sram";

		zephyr,memory-region = "OCRAM2";

		reg = <0x500000 DT_SIZE_K(256)>;

	};

};

dts/arm/nxp/nxp_rt118x_cm33.dtsi

+129 −0
Original line number Diff line number Diff line
@@ -22,6 +22,10 @@ 
			zephyr,memory-region = "DTCM";

		};



		memory: memory@30000000 {

			ranges = <0x0 0x30000000 0x10000000>;

		};



		peripheral: peripheral@50000000 {

			ranges = <0x0 0x50000000 0x10000000>;

		};
@@ -81,6 +85,75 @@ 
		<&iomuxc_aon_gpio_aon_27_gpio1_io27>;

};



&gpio2{

	pinmux = <&iomuxc_gpio_emc_b1_00_gpio2_io00>,

	    <&iomuxc_gpio_emc_b1_01_gpio2_io01>,

		<&iomuxc_gpio_emc_b1_02_gpio2_io02>,

		<&iomuxc_gpio_emc_b1_03_gpio2_io03>,

		<&iomuxc_gpio_emc_b1_04_gpio2_io04>,

		<&iomuxc_gpio_emc_b1_05_gpio2_io05>,

		<&iomuxc_gpio_emc_b1_06_gpio2_io06>,

		<&iomuxc_gpio_emc_b1_07_gpio2_io07>,

		<&iomuxc_gpio_emc_b1_08_gpio2_io08>,

		<&iomuxc_gpio_emc_b1_09_gpio2_io09>,

		<&iomuxc_gpio_emc_b1_10_gpio2_io10>,

		<&iomuxc_gpio_emc_b1_11_gpio2_io11>,

		<&iomuxc_gpio_emc_b1_12_gpio2_io12>,

		<&iomuxc_gpio_emc_b1_13_gpio2_io13>,

		<&iomuxc_gpio_emc_b1_14_gpio2_io14>,

		<&iomuxc_gpio_emc_b1_15_gpio2_io15>,

		<&iomuxc_gpio_emc_b1_16_gpio2_io16>,

		<&iomuxc_gpio_emc_b1_17_gpio2_io17>,

		<&iomuxc_gpio_emc_b1_18_gpio2_io18>,

		<&iomuxc_gpio_emc_b1_19_gpio2_io19>,

		<&iomuxc_gpio_emc_b1_20_gpio2_io20>,

		<&iomuxc_gpio_emc_b1_21_gpio2_io21>,

		<&iomuxc_gpio_emc_b1_22_gpio2_io22>,

		<&iomuxc_gpio_emc_b1_23_gpio2_io23>,

		<&iomuxc_gpio_emc_b1_24_gpio2_io24>,

		<&iomuxc_gpio_emc_b1_25_gpio2_io25>,

		<&iomuxc_gpio_emc_b1_26_gpio2_io26>,

		<&iomuxc_gpio_emc_b1_27_gpio2_io27>,

		<&iomuxc_gpio_emc_b1_28_gpio2_io28>,

		<&iomuxc_gpio_emc_b1_29_gpio2_io29>,

		<&iomuxc_gpio_emc_b1_30_gpio2_io30>,

		<&iomuxc_gpio_emc_b1_31_gpio2_io31>;

};



&gpio3{

	pinmux = <&iomuxc_gpio_emc_b1_32_gpio3_io00>,

	    <&iomuxc_gpio_emc_b1_33_gpio3_io01>,

		<&iomuxc_gpio_emc_b1_34_gpio3_io02>,

		<&iomuxc_gpio_emc_b1_35_gpio3_io03>,

		<&iomuxc_gpio_emc_b1_36_gpio3_io04>,

		<&iomuxc_gpio_emc_b1_37_gpio3_io05>,

		<&iomuxc_gpio_emc_b1_38_gpio3_io06>,

		<&iomuxc_gpio_emc_b1_39_gpio3_io07>,

		<&iomuxc_gpio_emc_b1_40_gpio3_io08>,

		<&iomuxc_gpio_emc_b1_41_gpio3_io09>,

		<&iomuxc_gpio_emc_b2_00_gpio3_io10>,

		<&iomuxc_gpio_emc_b2_01_gpio3_io11>,

		<&iomuxc_gpio_emc_b2_02_gpio3_io12>,

		<&iomuxc_gpio_emc_b2_03_gpio3_io13>,

		<&iomuxc_gpio_emc_b2_04_gpio3_io14>,

		<&iomuxc_gpio_emc_b2_05_gpio3_io15>,

		<&iomuxc_gpio_emc_b2_06_gpio3_io16>,

		<&iomuxc_gpio_emc_b2_07_gpio3_io17>,

		<&iomuxc_gpio_emc_b2_08_gpio3_io18>,

		<&iomuxc_gpio_emc_b2_09_gpio3_io19>,

		<&iomuxc_gpio_emc_b2_10_gpio3_io20>,

		<&iomuxc_gpio_emc_b2_11_gpio3_io21>,

		<&iomuxc_gpio_emc_b2_12_gpio3_io22>,

		<&iomuxc_gpio_emc_b2_13_gpio3_io23>,

		<&iomuxc_gpio_emc_b2_14_gpio3_io24>,

		<&iomuxc_gpio_emc_b2_15_gpio3_io25>,

		<&iomuxc_gpio_emc_b2_16_gpio3_io26>,

		<&iomuxc_gpio_emc_b2_17_gpio3_io27>,

		<&iomuxc_gpio_emc_b2_18_gpio3_io28>,

		<&iomuxc_gpio_emc_b2_19_gpio3_io29>,

		<&iomuxc_gpio_emc_b2_20_gpio3_io30>;

};



&gpio4{

	pinmux = <&iomuxc_gpio_ad_00_gpio4_io00>,

		<&iomuxc_gpio_ad_01_gpio4_io01>,
@@ -115,3 +188,59 @@ 
		<&iomuxc_gpio_ad_30_gpio4_io30>,

		<&iomuxc_gpio_ad_31_gpio4_io31>;

};



&gpio5{

	pinmux = <&iomuxc_gpio_ad_32_gpio5_io00>,

		<&iomuxc_gpio_ad_33_gpio5_io01>,

		<&iomuxc_gpio_ad_34_gpio5_io02>,

		<&iomuxc_gpio_ad_35_gpio5_io03>,

		<&iomuxc_gpio_sd_b1_00_gpio5_io04>,

		<&iomuxc_gpio_sd_b1_01_gpio5_io05>,

		<&iomuxc_gpio_sd_b1_02_gpio5_io06>,

		<&iomuxc_gpio_sd_b1_03_gpio5_io07>,

		<&iomuxc_gpio_sd_b1_04_gpio5_io08>,

		<&iomuxc_gpio_sd_b1_05_gpio5_io09>,

		<&iomuxc_gpio_sd_b2_00_gpio5_io10>,

		<&iomuxc_gpio_sd_b2_01_gpio5_io11>,

		<&iomuxc_gpio_sd_b2_02_gpio5_io12>,

		<&iomuxc_gpio_sd_b2_03_gpio5_io13>,

		<&iomuxc_gpio_sd_b2_04_gpio5_io14>,

		<&iomuxc_gpio_sd_b2_05_gpio5_io15>,

		<&iomuxc_gpio_sd_b2_06_gpio5_io16>,

		<&iomuxc_gpio_sd_b2_07_gpio5_io17>,

		<&iomuxc_gpio_sd_b2_08_gpio5_io18>,

		<&iomuxc_gpio_sd_b2_09_gpio5_io19>,

		<&iomuxc_gpio_sd_b2_10_gpio5_io20>,

		<&iomuxc_gpio_sd_b2_11_gpio5_io21>;

};



&gpio6{

	pinmux = <&iomuxc_gpio_b1_00_gpio6_io00>,

		<&iomuxc_gpio_b1_01_gpio6_io01>,

		<&iomuxc_gpio_b1_02_gpio6_io02>,

		<&iomuxc_gpio_b1_03_gpio6_io03>,

		<&iomuxc_gpio_b1_04_gpio6_io04>,

		<&iomuxc_gpio_b1_05_gpio6_io05>,

		<&iomuxc_gpio_b1_06_gpio6_io06>,

		<&iomuxc_gpio_b1_07_gpio6_io07>,

		<&iomuxc_gpio_b1_08_gpio6_io08>,

		<&iomuxc_gpio_b1_09_gpio6_io09>,

		<&iomuxc_gpio_b1_10_gpio6_io10>,

		<&iomuxc_gpio_b1_11_gpio6_io11>,

		<&iomuxc_gpio_b1_12_gpio6_io12>,

		<&iomuxc_gpio_b1_13_gpio6_io13>,

		<&iomuxc_gpio_b2_00_gpio6_io14>,

		<&iomuxc_gpio_b2_01_gpio6_io15>,

		<&iomuxc_gpio_b2_02_gpio6_io16>,

		<&iomuxc_gpio_b2_03_gpio6_io17>,

		<&iomuxc_gpio_b2_04_gpio6_io18>,

		<&iomuxc_gpio_b2_05_gpio6_io19>,

		<&iomuxc_gpio_b2_06_gpio6_io20>,

		<&iomuxc_gpio_b2_07_gpio6_io21>,

		<&iomuxc_gpio_b2_08_gpio6_io22>,

		<&iomuxc_gpio_b2_09_gpio6_io23>,

		<&iomuxc_gpio_b2_10_gpio6_io24>,

		<&iomuxc_gpio_b2_11_gpio6_io25>,

		<&iomuxc_gpio_b2_12_gpio6_io26>,

		<&iomuxc_gpio_b2_13_gpio6_io27>;

};

dts/arm/nxp/nxp_rt118x_cm33_ns.dtsi

+129 −0
Original line number Diff line number Diff line
@@ -22,6 +22,10 @@ 
			zephyr,memory-region = "DTCM";

		};



		memory: memory@20000000 {

			ranges = <0x0 0x20000000 0x10000000>;

		};



		peripheral: peripheral@40000000 {

			ranges = <0x0 0x40000000 0x10000000>;

		};
@@ -82,6 +86,75 @@ 
		<&iomuxc_aon_gpio_aon_27_gpio1_io27>;

};



&gpio2{

	pinmux = <&iomuxc_gpio_emc_b1_00_gpio2_io00>,

	    <&iomuxc_gpio_emc_b1_01_gpio2_io01>,

		<&iomuxc_gpio_emc_b1_02_gpio2_io02>,

		<&iomuxc_gpio_emc_b1_03_gpio2_io03>,

		<&iomuxc_gpio_emc_b1_04_gpio2_io04>,

		<&iomuxc_gpio_emc_b1_05_gpio2_io05>,

		<&iomuxc_gpio_emc_b1_06_gpio2_io06>,

		<&iomuxc_gpio_emc_b1_07_gpio2_io07>,

		<&iomuxc_gpio_emc_b1_08_gpio2_io08>,

		<&iomuxc_gpio_emc_b1_09_gpio2_io09>,

		<&iomuxc_gpio_emc_b1_10_gpio2_io10>,

		<&iomuxc_gpio_emc_b1_11_gpio2_io11>,

		<&iomuxc_gpio_emc_b1_12_gpio2_io12>,

		<&iomuxc_gpio_emc_b1_13_gpio2_io13>,

		<&iomuxc_gpio_emc_b1_14_gpio2_io14>,

		<&iomuxc_gpio_emc_b1_15_gpio2_io15>,

		<&iomuxc_gpio_emc_b1_16_gpio2_io16>,

		<&iomuxc_gpio_emc_b1_17_gpio2_io17>,

		<&iomuxc_gpio_emc_b1_18_gpio2_io18>,

		<&iomuxc_gpio_emc_b1_19_gpio2_io19>,

		<&iomuxc_gpio_emc_b1_20_gpio2_io20>,

		<&iomuxc_gpio_emc_b1_21_gpio2_io21>,

		<&iomuxc_gpio_emc_b1_22_gpio2_io22>,

		<&iomuxc_gpio_emc_b1_23_gpio2_io23>,

		<&iomuxc_gpio_emc_b1_24_gpio2_io24>,

		<&iomuxc_gpio_emc_b1_25_gpio2_io25>,

		<&iomuxc_gpio_emc_b1_26_gpio2_io26>,

		<&iomuxc_gpio_emc_b1_27_gpio2_io27>,

		<&iomuxc_gpio_emc_b1_28_gpio2_io28>,

		<&iomuxc_gpio_emc_b1_29_gpio2_io29>,

		<&iomuxc_gpio_emc_b1_30_gpio2_io30>,

		<&iomuxc_gpio_emc_b1_31_gpio2_io31>;

};



&gpio3{

	pinmux = <&iomuxc_gpio_emc_b1_32_gpio3_io00>,

	    <&iomuxc_gpio_emc_b1_33_gpio3_io01>,

		<&iomuxc_gpio_emc_b1_34_gpio3_io02>,

		<&iomuxc_gpio_emc_b1_35_gpio3_io03>,

		<&iomuxc_gpio_emc_b1_36_gpio3_io04>,

		<&iomuxc_gpio_emc_b1_37_gpio3_io05>,

		<&iomuxc_gpio_emc_b1_38_gpio3_io06>,

		<&iomuxc_gpio_emc_b1_39_gpio3_io07>,

		<&iomuxc_gpio_emc_b1_40_gpio3_io08>,

		<&iomuxc_gpio_emc_b1_41_gpio3_io09>,

		<&iomuxc_gpio_emc_b2_00_gpio3_io10>,

		<&iomuxc_gpio_emc_b2_01_gpio3_io11>,

		<&iomuxc_gpio_emc_b2_02_gpio3_io12>,

		<&iomuxc_gpio_emc_b2_03_gpio3_io13>,

		<&iomuxc_gpio_emc_b2_04_gpio3_io14>,

		<&iomuxc_gpio_emc_b2_05_gpio3_io15>,

		<&iomuxc_gpio_emc_b2_06_gpio3_io16>,

		<&iomuxc_gpio_emc_b2_07_gpio3_io17>,

		<&iomuxc_gpio_emc_b2_08_gpio3_io18>,

		<&iomuxc_gpio_emc_b2_09_gpio3_io19>,

		<&iomuxc_gpio_emc_b2_10_gpio3_io20>,

		<&iomuxc_gpio_emc_b2_11_gpio3_io21>,

		<&iomuxc_gpio_emc_b2_12_gpio3_io22>,

		<&iomuxc_gpio_emc_b2_13_gpio3_io23>,

		<&iomuxc_gpio_emc_b2_14_gpio3_io24>,

		<&iomuxc_gpio_emc_b2_15_gpio3_io25>,

		<&iomuxc_gpio_emc_b2_16_gpio3_io26>,

		<&iomuxc_gpio_emc_b2_17_gpio3_io27>,

		<&iomuxc_gpio_emc_b2_18_gpio3_io28>,

		<&iomuxc_gpio_emc_b2_19_gpio3_io29>,

		<&iomuxc_gpio_emc_b2_20_gpio3_io30>;

};



&gpio4{

	pinmux = <&iomuxc_gpio_ad_00_gpio4_io00>,

		<&iomuxc_gpio_ad_01_gpio4_io01>,
@@ -116,3 +189,59 @@ 
		<&iomuxc_gpio_ad_30_gpio4_io30>,

		<&iomuxc_gpio_ad_31_gpio4_io31>;

};



&gpio5{

	pinmux = <&iomuxc_gpio_ad_32_gpio5_io00>,

		<&iomuxc_gpio_ad_33_gpio5_io01>,

		<&iomuxc_gpio_ad_34_gpio5_io02>,

		<&iomuxc_gpio_ad_35_gpio5_io03>,

		<&iomuxc_gpio_sd_b1_00_gpio5_io04>,

		<&iomuxc_gpio_sd_b1_01_gpio5_io05>,

		<&iomuxc_gpio_sd_b1_02_gpio5_io06>,

		<&iomuxc_gpio_sd_b1_03_gpio5_io07>,

		<&iomuxc_gpio_sd_b1_04_gpio5_io08>,

		<&iomuxc_gpio_sd_b1_05_gpio5_io09>,

		<&iomuxc_gpio_sd_b2_00_gpio5_io10>,

		<&iomuxc_gpio_sd_b2_01_gpio5_io11>,

		<&iomuxc_gpio_sd_b2_02_gpio5_io12>,

		<&iomuxc_gpio_sd_b2_03_gpio5_io13>,

		<&iomuxc_gpio_sd_b2_04_gpio5_io14>,

		<&iomuxc_gpio_sd_b2_05_gpio5_io15>,

		<&iomuxc_gpio_sd_b2_06_gpio5_io16>,

		<&iomuxc_gpio_sd_b2_07_gpio5_io17>,

		<&iomuxc_gpio_sd_b2_08_gpio5_io18>,

		<&iomuxc_gpio_sd_b2_09_gpio5_io19>,

		<&iomuxc_gpio_sd_b2_10_gpio5_io20>,

		<&iomuxc_gpio_sd_b2_11_gpio5_io21>;

};



&gpio6{

	pinmux = <&iomuxc_gpio_b1_00_gpio6_io00>,

		<&iomuxc_gpio_b1_01_gpio6_io01>,

		<&iomuxc_gpio_b1_02_gpio6_io02>,

		<&iomuxc_gpio_b1_03_gpio6_io03>,

		<&iomuxc_gpio_b1_04_gpio6_io04>,

		<&iomuxc_gpio_b1_05_gpio6_io05>,

		<&iomuxc_gpio_b1_06_gpio6_io06>,

		<&iomuxc_gpio_b1_07_gpio6_io07>,

		<&iomuxc_gpio_b1_08_gpio6_io08>,

		<&iomuxc_gpio_b1_09_gpio6_io09>,

		<&iomuxc_gpio_b1_10_gpio6_io10>,

		<&iomuxc_gpio_b1_11_gpio6_io11>,

		<&iomuxc_gpio_b1_12_gpio6_io12>,

		<&iomuxc_gpio_b1_13_gpio6_io13>,

		<&iomuxc_gpio_b2_00_gpio6_io14>,

		<&iomuxc_gpio_b2_01_gpio6_io15>,

		<&iomuxc_gpio_b2_02_gpio6_io16>,

		<&iomuxc_gpio_b2_03_gpio6_io17>,

		<&iomuxc_gpio_b2_04_gpio6_io18>,

		<&iomuxc_gpio_b2_05_gpio6_io19>,

		<&iomuxc_gpio_b2_06_gpio6_io20>,

		<&iomuxc_gpio_b2_07_gpio6_io21>,

		<&iomuxc_gpio_b2_08_gpio6_io22>,

		<&iomuxc_gpio_b2_09_gpio6_io23>,

		<&iomuxc_gpio_b2_10_gpio6_io24>,

		<&iomuxc_gpio_b2_11_gpio6_io25>,

		<&iomuxc_gpio_b2_12_gpio6_io26>,

		<&iomuxc_gpio_b2_13_gpio6_io27>;

};

dts/arm/nxp/nxp_rt118x_cm7.dtsi

+129 −0
Original line number Diff line number Diff line
@@ -19,6 +19,10 @@ 
			reg = <0x20000000 DT_SIZE_K(256)>;

		};



		memory: memory@20000000 {

			ranges = <0x0 0x20000000 0x10000000>;

		};



		peripheral: peripheral@40000000 {

			ranges = <0x0 0x40000000 0x10000000>;

		};
@@ -77,6 +81,75 @@ 
		<&iomuxc_aon_gpio_aon_27_gpio1_io27>;

};



&gpio2{

	pinmux = <&iomuxc_gpio_emc_b1_00_gpio2_io00>,

	    <&iomuxc_gpio_emc_b1_01_gpio2_io01>,

		<&iomuxc_gpio_emc_b1_02_gpio2_io02>,

		<&iomuxc_gpio_emc_b1_03_gpio2_io03>,

		<&iomuxc_gpio_emc_b1_04_gpio2_io04>,

		<&iomuxc_gpio_emc_b1_05_gpio2_io05>,

		<&iomuxc_gpio_emc_b1_06_gpio2_io06>,

		<&iomuxc_gpio_emc_b1_07_gpio2_io07>,

		<&iomuxc_gpio_emc_b1_08_gpio2_io08>,

		<&iomuxc_gpio_emc_b1_09_gpio2_io09>,

		<&iomuxc_gpio_emc_b1_10_gpio2_io10>,

		<&iomuxc_gpio_emc_b1_11_gpio2_io11>,

		<&iomuxc_gpio_emc_b1_12_gpio2_io12>,

		<&iomuxc_gpio_emc_b1_13_gpio2_io13>,

		<&iomuxc_gpio_emc_b1_14_gpio2_io14>,

		<&iomuxc_gpio_emc_b1_15_gpio2_io15>,

		<&iomuxc_gpio_emc_b1_16_gpio2_io16>,

		<&iomuxc_gpio_emc_b1_17_gpio2_io17>,

		<&iomuxc_gpio_emc_b1_18_gpio2_io18>,

		<&iomuxc_gpio_emc_b1_19_gpio2_io19>,

		<&iomuxc_gpio_emc_b1_20_gpio2_io20>,

		<&iomuxc_gpio_emc_b1_21_gpio2_io21>,

		<&iomuxc_gpio_emc_b1_22_gpio2_io22>,

		<&iomuxc_gpio_emc_b1_23_gpio2_io23>,

		<&iomuxc_gpio_emc_b1_24_gpio2_io24>,

		<&iomuxc_gpio_emc_b1_25_gpio2_io25>,

		<&iomuxc_gpio_emc_b1_26_gpio2_io26>,

		<&iomuxc_gpio_emc_b1_27_gpio2_io27>,

		<&iomuxc_gpio_emc_b1_28_gpio2_io28>,

		<&iomuxc_gpio_emc_b1_29_gpio2_io29>,

		<&iomuxc_gpio_emc_b1_30_gpio2_io30>,

		<&iomuxc_gpio_emc_b1_31_gpio2_io31>;

};



&gpio3{

	pinmux = <&iomuxc_gpio_emc_b1_32_gpio3_io00>,

	    <&iomuxc_gpio_emc_b1_33_gpio3_io01>,

		<&iomuxc_gpio_emc_b1_34_gpio3_io02>,

		<&iomuxc_gpio_emc_b1_35_gpio3_io03>,

		<&iomuxc_gpio_emc_b1_36_gpio3_io04>,

		<&iomuxc_gpio_emc_b1_37_gpio3_io05>,

		<&iomuxc_gpio_emc_b1_38_gpio3_io06>,

		<&iomuxc_gpio_emc_b1_39_gpio3_io07>,

		<&iomuxc_gpio_emc_b1_40_gpio3_io08>,

		<&iomuxc_gpio_emc_b1_41_gpio3_io09>,

		<&iomuxc_gpio_emc_b2_00_gpio3_io10>,

		<&iomuxc_gpio_emc_b2_01_gpio3_io11>,

		<&iomuxc_gpio_emc_b2_02_gpio3_io12>,

		<&iomuxc_gpio_emc_b2_03_gpio3_io13>,

		<&iomuxc_gpio_emc_b2_04_gpio3_io14>,

		<&iomuxc_gpio_emc_b2_05_gpio3_io15>,

		<&iomuxc_gpio_emc_b2_06_gpio3_io16>,

		<&iomuxc_gpio_emc_b2_07_gpio3_io17>,

		<&iomuxc_gpio_emc_b2_08_gpio3_io18>,

		<&iomuxc_gpio_emc_b2_09_gpio3_io19>,

		<&iomuxc_gpio_emc_b2_10_gpio3_io20>,

		<&iomuxc_gpio_emc_b2_11_gpio3_io21>,

		<&iomuxc_gpio_emc_b2_12_gpio3_io22>,

		<&iomuxc_gpio_emc_b2_13_gpio3_io23>,

		<&iomuxc_gpio_emc_b2_14_gpio3_io24>,

		<&iomuxc_gpio_emc_b2_15_gpio3_io25>,

		<&iomuxc_gpio_emc_b2_16_gpio3_io26>,

		<&iomuxc_gpio_emc_b2_17_gpio3_io27>,

		<&iomuxc_gpio_emc_b2_18_gpio3_io28>,

		<&iomuxc_gpio_emc_b2_19_gpio3_io29>,

		<&iomuxc_gpio_emc_b2_20_gpio3_io30>;

};



&gpio4{

	pinmux = <&iomuxc_gpio_ad_00_gpio4_io00>,

		<&iomuxc_gpio_ad_01_gpio4_io01>,
@@ -111,3 +184,59 @@ 
		<&iomuxc_gpio_ad_30_gpio4_io30>,

		<&iomuxc_gpio_ad_31_gpio4_io31>;

};



&gpio5{

	pinmux = <&iomuxc_gpio_ad_32_gpio5_io00>,

		<&iomuxc_gpio_ad_33_gpio5_io01>,

		<&iomuxc_gpio_ad_34_gpio5_io02>,

		<&iomuxc_gpio_ad_35_gpio5_io03>,

		<&iomuxc_gpio_sd_b1_00_gpio5_io04>,

		<&iomuxc_gpio_sd_b1_01_gpio5_io05>,

		<&iomuxc_gpio_sd_b1_02_gpio5_io06>,

		<&iomuxc_gpio_sd_b1_03_gpio5_io07>,

		<&iomuxc_gpio_sd_b1_04_gpio5_io08>,

		<&iomuxc_gpio_sd_b1_05_gpio5_io09>,

		<&iomuxc_gpio_sd_b2_00_gpio5_io10>,

		<&iomuxc_gpio_sd_b2_01_gpio5_io11>,

		<&iomuxc_gpio_sd_b2_02_gpio5_io12>,

		<&iomuxc_gpio_sd_b2_03_gpio5_io13>,

		<&iomuxc_gpio_sd_b2_04_gpio5_io14>,

		<&iomuxc_gpio_sd_b2_05_gpio5_io15>,

		<&iomuxc_gpio_sd_b2_06_gpio5_io16>,

		<&iomuxc_gpio_sd_b2_07_gpio5_io17>,

		<&iomuxc_gpio_sd_b2_08_gpio5_io18>,

		<&iomuxc_gpio_sd_b2_09_gpio5_io19>,

		<&iomuxc_gpio_sd_b2_10_gpio5_io20>,

		<&iomuxc_gpio_sd_b2_11_gpio5_io21>;

};



&gpio6{

	pinmux = <&iomuxc_gpio_b1_00_gpio6_io00>,

		<&iomuxc_gpio_b1_01_gpio6_io01>,

		<&iomuxc_gpio_b1_02_gpio6_io02>,

		<&iomuxc_gpio_b1_03_gpio6_io03>,

		<&iomuxc_gpio_b1_04_gpio6_io04>,

		<&iomuxc_gpio_b1_05_gpio6_io05>,

		<&iomuxc_gpio_b1_06_gpio6_io06>,

		<&iomuxc_gpio_b1_07_gpio6_io07>,

		<&iomuxc_gpio_b1_08_gpio6_io08>,

		<&iomuxc_gpio_b1_09_gpio6_io09>,

		<&iomuxc_gpio_b1_10_gpio6_io10>,

		<&iomuxc_gpio_b1_11_gpio6_io11>,

		<&iomuxc_gpio_b1_12_gpio6_io12>,

		<&iomuxc_gpio_b1_13_gpio6_io13>,

		<&iomuxc_gpio_b2_00_gpio6_io14>,

		<&iomuxc_gpio_b2_01_gpio6_io15>,

		<&iomuxc_gpio_b2_02_gpio6_io16>,

		<&iomuxc_gpio_b2_03_gpio6_io17>,

		<&iomuxc_gpio_b2_04_gpio6_io18>,

		<&iomuxc_gpio_b2_05_gpio6_io19>,

		<&iomuxc_gpio_b2_06_gpio6_io20>,

		<&iomuxc_gpio_b2_07_gpio6_io21>,

		<&iomuxc_gpio_b2_08_gpio6_io22>,

		<&iomuxc_gpio_b2_09_gpio6_io23>,

		<&iomuxc_gpio_b2_10_gpio6_io24>,

		<&iomuxc_gpio_b2_11_gpio6_io25>,

		<&iomuxc_gpio_b2_12_gpio6_io26>,

		<&iomuxc_gpio_b2_13_gpio6_io27>;

};

CRA Git | Maintained and supported by SUSTech CRA and CCSE