课程内容及教学日历 (如授课语言以英文为主,则课程内容介绍可以用英文;如团队教学或模块教学,教学日历须注明
主讲人)
Course Contents (in Parts/Chapters/Sections/Weeks. Please notify name of instructor for course section(s), if
this is a team teaching or module course.)
(1-2 学时)Overview of VLSI VLSI 概述
(3-4 学时)Overview of EDA EDA 概览
(5-6 学时)VHDL basics1 VHDL 简介 1
(7-8 学时)VHDL basics 2VHDL 简介 2
(9-10 学时)VHDL basics3 VHDL 简介 3
(11-12 学时)Logic synthesis 1 逻辑综合 1
(13-14 学时)Logic synthesis 2 逻辑综合 2
(15-16 学时)Functional & timing verification 功能及时序验证
(17-18 学时)Mid-term report 期中报告
(19-20 学时)Physical design 1 物理设计 1
(21-22 学时)Physical design 2 物理设计 2
(23-24 学时)Physical design 3 物理设计 3
(25-26 学时)Circuit simulation 1 电路仿真 1
(27-28 学时)Circuit simulation2 电路仿真 2
(29-30 学时)Circuit simulation 3 电路仿真 3
(31-32 学时)Conclusion & Outlooks 结论与展望
(1-2 学时)VHDL Lab 1 (VHDL 实验课 1)
(3-4 学时)VHDL Lab 2 (VHDL 实验课 2)
(5-6 学时)VHDL Lab 3 (VHDL 实验课 3)
(7-8 学时)VHDL Lab 4 (VHDL 实验课 4)
(9-10 学时)Logic Synthesis Lab 1 (逻辑综合 实验课 1)
(11-12 学时)Logic Synthesis Lab 2 (逻辑综合 实验课 2)
(13-14 学时)Logic Synthesis Lab 3 (逻辑综合 实验课 3)
(15-16 学时)Logic Synthesis Lab 4 (逻辑综合 实验课 4)